예상 독자 : 서강대 전자공학과에 관심 있는 분으로서 서강대 전자공학과에서 배우는게 어떻게 실제 field에서 연결되는지 설명하는데 원래 내용은 좀 어려운데, 이중에서 약 10%이상만 이해해도 장래에 학업을 수행하고 현업에서 반도체 설계 전문가로 일하시는데 지장이 없을 거예요.

1. 반도체 설계는Spec을 결정하는 것부터 시작해요

즉, 반도체 성능 측면에서 경쟁력 있는 스펙을 만들기 위해

무슨 기술을 사용해서 어떻게 출시할 것인가를 결정하는 단계로서

칩에 들어갈 CPU (중앙처리장치), GPU(그래픽 처리장치)의 환경설정부터 ISP (이미지 신호처리), MFC (유량 제어기), NPU (신경망처리장치) 등을 얼마만큼의 기능으로 만들어낼 것인가를 결정하는 것을 의미합니다.

이 단계는 당연히 매우 불확실성이 크기 때문에 상당한 수준의 예측이 요구됩니다.

2. 스펙이 결정되면 본격적으로 Algorithm을 설계해요

디스플레이에 표시되는 정보를 더 화사하게 만들어주기 위해 어떤 알고리즘을 선택하느냐, 더 나은 연결성을 위해 어떤 알고리즘을 통해 무선 연결성을 더 좋게 할 것이냐, 어떻게 하면 카메라로 들어온 사진을 더 깔끔하게 보이게 하느냐. 이런 것들이 Algorithm 설계 단계에서 결정됩니다.

전자공학에서는 이미지, 오디오 등을 “신호” 라고 부르는데, 이러한 신호는 0과 1로 표현한 다음 이 신호들이 왜 좋은지, 어떻게 하면 좋게 할 수 있는지를 배웁니다.

신호를 어떤 방법으로 얼마만큼 처리하느냐, 그리고 이렇게 처리하면 어디가 좋아지고 어디가 나빠지느냐 등을 알게되는 과정이죠.

서강대 전자공학과에서 관련된 과목은 아래와 같아요.

신호 및 시스템, 통신공학개론, 자동제어개론, 랜덤프로세스, 디지털신호처리개론(DSP), 디지털통신개론, 디지털영상처리개론 (DIP) 등. 고급전자회로실험에서는 매트랩을 사용해서 직접 오디오 신호를 처리해 볼 수 도 있음.

이 분야의 매력은 세상을 수학으로 표현한다는 점, 내가 고민한 결과를 즉각적으로 확인해 볼 수 있다는 점이라고 생각해요.

3. RTL (저장과 연산의 논리) 설계

위에서 결정된 알고리즘을 HW로 구체화시키는 과정입니다.

RTL은 Register Transfer Level의 약자인데, Register (저장)와 그 사이의 Transfer (연산)를 설계하는 과정입니다. 좀더 쉽게 말하면 정보를 연산하는 부분과 그 정보가 연산되기 이전에 잠시 저장되어야 하는 곳들을 만든다고 생각하면 돼요

우리가 여기서 아래와 같은 의문점을 제기할 수 있는데,

“ 아니 그냥 저장은 하지 않고 쭉 연산하면 되는거지 왜 저장하는 곳도 만들죠?”

그에 대한 해답은 정보가 완벽하게 동시에 전달되는게 아니기 때문이죠.

전자과 학생이 되면 디지털 회로시간과 물전시간에 배우게 되지만 CMOS 회로가 정보를 전달하는 과정은 절대 0초가 아니라는 것을 알게됩니다.

정보가 전달되는 과정에 미세하나마 일정 시간이 소요되며, 문제는 연산 과정에서 이러한 시간 소요 (딜레이) 때문에 결과값이 오염되게 될 여지가 있습니다. 따라서 레지스터라는 정보를 저장하는 놈을 사용해서 연산 결과를 기다렸다가 계산이 완벽하게 다 끝나면 레지스터에 저장한다고 생각하면 돼요

RTL설계단계에서는 디지털 하드웨어 구조를 정확하게 이해하고 최대한 Area와 Power을 줄이는 설계를 하는 것이 중요하고, 디지털 컴퓨터 아키텍쳐는 대부분 메모리의 trade off 때문에 문제가 발생하는데 레지스터와 SRAM, 그리고 DRAM 중 어떤걸 선택해야 최적의 설계가 가능한지 고민하고 결정하는 단계라고 보면 됩니다.

서강대 전자공학과에서 관련된 수업은 디지털회로설계, 컴퓨터 아키텍쳐, 고급디지털회로설계, 초고밀도 집적회로가 있어요.